JTAG Protocolos suportados

JTAG (Joint Test Action Group) é uma interface de depuração e teste padronizada como IEEE 1149.1, originalmente projetada para teste de boundary scan de placas de circuito, mas agora amplamente usada para programação de CIs, depuração e rastreamento em tempo real em sistemas embarcados. A interface JTAG usa um TAP (Test Access Port) com quatro sinais obrigatórios: TCK (Test Clock), TMS (Test Mode Select), TDI (Test Data In) e TDO (Test Data Out), além de um TRST (Test Reset) opcional. O controlador TAP é uma máquina de estados finitos de 16 estados controlada por TCK e TMS, através da qual instruções e dados são deslocados para dentro e fora via TDI e TDO. O JTAG suporta o deslocamento de dados através de registros de instrução (IR) para selecionar operações e através de registros de dados (DR) para transferir dados como padrões de boundary scan, IDs de dispositivo, acesso à memória de depuração e configurações de breakpoint. O protocolo permite que múltiplos dispositivos sejam encadeados em uma única cadeia de varredura JTAG com o TDO de um dispositivo conectado ao TDI do próximo. O JTAG é encontrado em virtualmente todos os FPGAs, ASICs, microprocessadores, microcontroladores e SoCs complexos, tornando-o uma das interfaces de depuração mais importantes em eletrônica. A análise de protocolo para JTAG é valiosa para verificar a integridade da cadeia de varredura, depurar falhas de teste de boundary scan, analisar comunicação de porta de depuração e fazer engenharia reversa de configurações de dispositivos. Os engenheiros precisam decodificar transições de estado TAP, conteúdos de registros de instrução e valores de registros de dados para entender e solucionar problemas na comunicação JTAG.