JTAG Protocolos compatibles

JTAG (Joint Test Action Group) es una interfaz de depuración y prueba estandarizada como IEEE 1149.1, disenada originalmente para pruebas de boundary scan de placas de circuitos pero ahora ampliamente usada para programacion de circuitos integrados, depuración y traza en tiempo real en sistemas embebidos. La interfaz JTAG usa un TAP (Test Access Port) con cuatro señales requeridas: TCK (Test Clock), TMS (Test Mode Select), TDI (Test Data In) y TDO (Test Data Out), más un TRST (Test Reset) opcional. El controlador TAP es una maquina de estados finitos de 16 estados controlada por TCK y TMS, a través de la cual las instrucciones y datos se desplazan via TDI y TDO. JTAG soporta el desplazamiento de datos a través de registros de instruccion (IR) para seleccionar operaciones, y a través de registros de datos (DR) para transferir datos como patrones de boundary scan, IDs de dispositivo, acceso a memoria de depuración y configuraciones de puntos de interrupcion. El protocolo permite encadenar multiples dispositivos en una sola cadena de escaneo JTAG con el TDO de un dispositivo conectado al TDI del siguiente. JTAG se encuentra en virtualmente cada FPGA, ASIC, microprocesador, microcontrolador y SoC complejo, haciendolo una de las interfaces de depuración más importantes en electrónica. El análisis de protocolo para JTAG es valioso para verificar la integridad de la cadena de escaneo, depurar fallas de pruebas de boundary scan, analizar la comunicación del puerto de depuración y hacer ingeniería inversa de configuraciones de dispositivos. Los ingenieros necesitan decodificar las transiciones de estado del TAP, contenidos del registro de instruccion y valores del registro de datos para comprender y solucionar problemas de comunicación JTAG.