SWD Protocolos compatibles

Sistemas embebidos

Serial Wire Debug

¿Qué es SWD?

SWD (Serial Wire Debug) is a two-pin debug interface defined by ARM as part of the CoreSight debug architecture. SWD provides the same debug functionality as JTAG — register access, memory read/write, breakpoints, and trace — using only two pins: SWDIO (bidirectional data) and SWCLK (clock). SWD is the standard debug interface for ARM Cortex-M, Cortex-A, and Cortex-R processors, making it ubiquitous in microcontroller and embedded processor designs. Engineers analyzing SWD traffic can verify that debug probes are communicating correctly with the target, diagnose firmware download failures, and debug low-level hardware access issues that manifest as SWD read/write errors or WAIT responses from the debug access port.

SWD Referencia rápida

type	Serial, synchronous
signals	SWDIO, SWCLK
max Speed	Up to 50 MHz
voltage Range	1.8V – 3.3V
features	ARM debug interface

Instrumentos Acute compatibles con SWD

Soluciones recomendadas

Recomendado para decodificación

TB3016F

Con canales analógicos

MSO2116E

Todos los productos compatibles

Decodificación de protocolo

Disparo por hardware

¿Listo para analizar este protocolo?

Vea cómo los instrumentos Acute capturan y decodifican este protocolo en tiempo real. Solicite una demo o contacte a nuestro equipo.

Solicitar una demo Ver productos compatibles

¿Cómo analizar SWD con instrumentos Acute

Conecte su analizador lógico Acute a los pines SWDIO y SWCLK en el conector de depuración del objetivo (típicamente un conector Cortex Debug de 10 pines).

Conecte un cable de tierra a la referencia de tierra de la placa objetivo.

En el software Acute, seleccione el SWD protocol decoder y asigne SWDIO y SWCLK a los canales de entrada correspondientes.

Configure el decodificador para expected clock speed and protocol versión.

Capture y visualice los SWD transactions showing request packets (APnDP, RnW, address), acknowledgment (OK, WAIT, FAULT), and data phases for debug port register access.

Preguntas frecuentes

Que tasa de muestreo necesito para el análisis SWD ?

SWD clock speeds vary by debug probe — common rates are 1-10 MHz for standard debugging, up to 50 MHz for high-speed trace. Sample at a minimum of 4x the SWCLK frequency. For 10 MHz SWD, use at least 40 MHz sampling. For 50 MHz SWD, sample at 200 MHz or higher. Los analizadores lógicos Acute con análisis de temporizado de 2 GHz handle all SWD speeds.

Por que mi sonda de depuración no logra conectarse al objetivo a través de SWD?

SWD connection failures are commonly caused by incorrect SWDIO/SWCLK wiring (check pin 2 and pin 4 on the standard 10-pin Cortex Debug connector), missing ground connection, target processor being in a deep sleep state that disables the debug port, or conflicting pin configurations (GPIO function overriding the SWD function on the processor pins). Capture the SWD bus to see if the debug probe is sending the SWD-to-JTAG switching sequence and whether the target is responding with a valid IDCODE.

Cuantos canales se necesitan para el análisis de SWD ?

SWD requires 2 channels: SWDIO and SWCLK. If you also want to capture the nRESET signal (useful for correlating debug access with target resets), add a 3rd channel. For designs that support both SWD and JTAG on the same debug connector, you may want to monitor TDI and TDO as well, bringing the total to 4-5 channels.

Protocolos relacionados

JTAG SPI

¿Necesita ayuda para elegir el instrumento adecuado para su protocolo? Contacte a nuestro equipo de ingeniería.

Ver productos compatibles Contáctenos